SEMICONDUCTOR INTEGRATED CIRCUIT

Publication number: JP2090382

Publication date:

1990-03-29

Inventor:

MIYAZAKI KENJI

Applicant:

HITACHI LTD

Classification:

- international:

G06F1/08; G06F13/42; G06F15/78; G06F1/08;

G06F13/42; G06F15/76; (IPC1-7): G06F1/08;

G06F13/42; G06F15/78


- European:

Application number: JP19880243578 19880928 Priority number(s): JP19880243578 19880928

Report a data error here

Abstract of JP2090382

PURPOSE:To improve an operation efficiency as a whole by operating asynchronously plural function modules whose maximum operation frequencies are different, and also, executing a synchronized control for a data transfer between the function modules. CONSTITUTION: A single chip microcomputer 1 incorporates a CPU module 2, a RAM module 3, a timer counter module 4, a serial input/output circuit module 5, a DMAC module 6 and a DMAC module 7. In this state, to the modules 2, 3, 4, 6 and 7, different operation clock signals phi0, phi3, phii, phi1 and phi2 are supplied through a frequency dividing circuit 11 from the output of a clock pulse generator 10 to which an external clock signal CLK1 and the modules execute an asynchronous operation. To the input/output circuit module 5, an independent clock signal CLK2 is applied and a data transfer which passes through a silicon pack plane bus 8 being an asynchronous bus is brought to synchronized control. In such a manner, the operation efficiency as a whole can be improved.



Data supplied from the esp@cenet database - Worldwide

19 日本国特許庁(JP)

⑩ 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-90382

1 Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成 2年(1990) 3月29日

G 06 F 15/78

510 A 350 A 7343-5B

13/42

.

8840-5B 7459-5B

G 06 F 1/04

320 Z

審査請求 未請求 請求項の数 6 (全17頁)

ᡚ発明の名称 →

半導体集積回路

②特 顧 昭63-243578

20出 願 昭63(1988) 9月28日

⑩発明者 宮崎

健 司

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

勿出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 玉村 静世

明期書

- 発明の名称
 半導体集積回路
- 2. 特許請求の範囲
 - 1. 最大動作層波数の異なる複数個の機能モジュールを非同期バスに共通接続して1つの半導体 基板に形成した半導体集積回路であって、上記 複数個の機能モジュールの全て又は一部は相互 に周波数の異なる動作クロック信号に基づいて 非同期動作され、非同期動作される機能モジュールは非同期バスを介するデータ転送のための 同期化制御を行うようにされて成る半導体集積 四路。
 - 2. 上記非同期動作される機能モジュールは、相互にハンドシェーク信号をやりとりして同期化 制御を行うものである請求項1記載の半導体集 養回路。
 - 3. 上記非問期動作される機能モジュールは、他の機能モジュールにウェイト要求を与え、他の機能モジュールはそのウェイト要求のサンプリ

- ング結果に従ってウェイトサイクルを挿入して 関期化制御を行うものである諸求項1配較の半 導体集積回路。
- 4. 動作クロック周波数を同一とする複数個の機能モジュールは相互に関期バスによっても結合されて成る請求項2又は請求項3記載の半導体集積回路。
- 5. 異なる動作クロック周波数で動作される機能 モジュールのための動作クロック信号は、クロック源を同一とするクロックパルスジェネレータの出力 タ及びこのクロックパルスジェネレータの出力 を所要の分周比で分周する分周回路により形成 され、分周回路は個々の機能モジュールに含ま れて成る糖求項2又は請求項3記載の半導体集 種図路。
- 6. 異なる動作クロック周波数で動作される機能 モジュールのうちの一群の機能モジュールのた めの動作クロック信号は、クロック源を同一と するクロックパルスジェネレータ及びこのクロ ックパルスジェネレータの出力を所要の分周比

で分周する分周回路により形成され、その他特定の機能モジュールのための動作クロック信号は、上記クロックパルスジェネレータのクロック源とは別のクロック源を介して与えられるものである請求項2又は請求項3記載の半導体集積回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は最大動作周波数の異なる複数個の機能 モジュールを1つの半導体基板に形成した半導体 集積回路、さらにはこのような半導体集積回路に 含まれる機能モジュールの動作周波数を全体的に 上げるための技術に関し、例えばASIC (アプ リケーション・スペシフィック・インテグレーテッド・サーキット)形式で構成される半導体集積 回路に適用して有効な技術に関するものである。 (従来技術)

特定用途向け半導体集積回路としてのASIC においては、設計資産の再利用という観点から過去に設計された機能モジュールを標準セルとして

- 3 -

本発明の目的は、最大動作周波数の異なる複数 個の機能モジュールを含んで1つの半導体基板に 形成される半導体集積回路の動作周波数が当該半 導体集積回路に含まれる各種機能モジュールのう ち最大動作周波数の最も低い機能モジュールによ 尚、各種機能モジュールを同期バスで結合して成るASIC形式の半導体集務回路について記載された文献の例としては、日経マグロウヒル社発行の「日経エレクトロニクス」(1987年7月13日号)第90頁及び第91頁がある。

[発明が解決しようとする課題]

ところで、ASICのために予め領準セルとし て用意されている各種機能モジュールの最高動作

- 4 -

って制限される事態を防止することができ、全体 の動作効率を向上させることができる半導体集積 回路を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は本明細書の記述及び添付図面から明らかに なるであろう。

(課題を解決するための手段)

本嶽において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、最大動作用波数の異なる複数額の機能モジュールを、非同期バスに結合して、相互に開波数の異なる動作クロック信号に基づき非同期動作させ、非同期動作される機能モジュールは非 同期バスを介するデータ転送のための同期化制御 を行うようにして、1チップで成る半導体集積回路を構成するものである。

ここで、上記問期化制御は、ハンドシェーク信 号により相手の状態を確認しながらデータをやり とりするための制御動作、又はウェイト要求のサ ンプリング結果に基づいてバスアクセスサイクル を伸長可能とする制御動作などとすることができ ス

このとき、動作クロック周波数を同一とする複数個の機能モジュール相互間でのデータ転送効率を上げるにはそれら機能モジュールを同期バスによっても結合しておくとよい。

〔作 用〕

- 7 -

セルを必要に応じて利用し、特定用途向けの半導体集積回路を構成するというような、ビルディングブロック手法やポリセル手法によるスタンダードセル方式により構成されたASIC形式の半導体集積回路とされ、公知の半導体集積回路製造技術によりシリコンのような1個の半導体基板に形成されている。

第1図に示されるシングルチップマイクロコンピュータ1は、特に制限されないが、全体的なグールであるCPU(セントラル・プロセジュール2の作業領域などに利用されるRAM(ランダカウセス・メモリ)モジュール3、タロ路でであるRAM(ママ・カウセス・メモリ)モジュール及びロールののDMACの負担を軽減してクト・メモリ・アクセス・ルルロークを受けているの機能をジュールの及びDMACでジュールの及びDMACででジュールの機能をジュールを内蔵する。これのの関ロン・パックには、内部非同期バスとしてのシリコン・パックをは、内部非同期バスとしてのシリコン・パックロを対してのシリコン・パックロを対してのシリコン・パックロを対してのシリコン・パックロを対してのシリコン・パックロングに対してのシリコン・パックロングに対してのシリコン・パックロングに対してのシリコン・パックロングに対しているとは、大の記述を対してのシリコン・パックロングに対しているとは、大の記述を対してのシリコン・パックロングに対しています。

上記した手段によれば、1 チップで形成される 半導体集積回路に含まれた最大動作周波数の異なる 複数個の機能モジュールは 和互に 開動 動作 の 日 を で あって ・ 非同期動作される 機能モジュール 相互 間で の データ を で まる 機能 モジュータイクルの が まる で が と これ で れる で か で と で り で まな と で り で まな と で り で まな と で り で か か の の 機能 モジュール を 合 し で か か 作 周 波 数 に で れ な 数 個 の 機能 モジュール を 合 し で か な 動作 を で か が が が る と 体機能 モジュール に よった 的 な 動作 が が が 最 も 低い 機能 モジュール に よった 的 な 動作 が が が る 全体 酸 に で まる も の で ある ・

〔実 施 例〕

第1図には本発明の一実施例であるシングルチップマイクロコンピュータが示される。同図に示されるシングルチップマイクロコンピュータ1は、特に制限されないが、過去に設計されライブラリとして登録されている機能モジュール構成用標準

- 8 -

プレーン・バス8を構成するアドレスパスABU S、データパスDBUS、及びコントロールパス CBUSに結合されている。

本実施例において上記CPUモジュール2、R AMモジュール3、タイマ・カウンタモジュール 4、 シリアル入出力回路モジュール 5、 DMAC モジュール6及びDMACモジュール7は夫々ク ロック信号に同期動作する回路構成を有し、それ らが正常動作し得る最大動作周波数は夫々相違さ れているものとする。CPUモジュール2、DM ACモジュール6、DMACモジュール7、RA Mモジュール3、タイマ・カウンタモジュール4 には夫々の最大動作周波数以下の範囲で必要な周 iが個別的に供給される。これら動作グロック信 号 o . , o 1, o 2, o s , o i は、特に制限されな いが、夫々周波数が相違され、システムクロック 借号のような外部クロック信号CLK1をイグス ターナル・クリスタル端子EXTALに受けるク ロックパルスジェネレータ10の出力を所定の分 周比に従って順次分周する分周回路11から出力 される。この分周回路11は、特に制限されない が、所定ビット数のカウンタと、このカウンタの 出力を選択するセレクタにより構成され、クロッ クパルスジェネレータ10の出力周波数よりも小 相互に非同期動作されるCPUモジュール2、RAMモジュール3、ダイマ・ガウンダモジュール4、シリアル入出力回路モジュール5、DMACモジュール6及びDMACモジュール7は上記非同期バスとしてのシリコン・パック・プレーン・バス8を介してデータ転送する場合に同期化制御(非同期バス制御)を行う。本実施例において上

- 11 -

記両期化制御は、ハンドシューク信号により相手 の状態を確認しながらデータをやりとり可能とす るための制御動作とされる。例えば、本実施例の シングルチップマイクロコンピュータ1に含まれ るパスマスタモジュールの一例とされるCPUモ ジュール2、DMACモジュール6、DMACモ ジュール7は、シリコン・バック・プレーン・バ ス8に対するバス権を獲得してバスサイクルを起 動するとき、同期化制御のためのハンドシェーク 信号として、特に制限されないが、リード・ライ ト信号R/W、アドレス・ストローブ信号AS、 データ・ストローブ信号DSを出力し、アクセス 対象とされる被アクセスモジュールからデータ・ アクノレッジ信号DTACKを受け取る。このデ ータ・アクノレッジ借号DTACKは、特に制限 されないが、パススレーブモジュールの一例とさ れるRAMモジュール3、タイマ・カウンタモジ ュール4、シリアル入出力回路モジュール5が出 力するが、さらにCPUモジュール2がDMAC モジュール6、7にデータ転送先アドレスやデー

- 1.3 -

- 12 -

タ転送元アドレスを設定したりその他制御情報を与えるためにデータをやりとりするときにDMA Cモジュール6、DMACモジュール7も出力することができる。

上記アドレス・ストローブ信号ASは、特に制 限されないが、そのローレベルによりアドレスバ スABUS上に有効なアドレス信号が供給されて いることを示す。上記リード・ライト信号R/W はデータの転送方向を指示する信号とみなされ、 例えばそのハイレベルによりリードサイクルを、 ローレベルによりライトサイクルを指示する。デ ータ・ストローブ信号DSは、特に制限されない が、リードサイクルではデータパスDBUSに有 効なデータを出力可能であることをそのローレベ ルにより相手の機能モジュールに指示し、ライト サイクルではデータパスDBUSに有効なデータ が出力されたことをそのローレベルにより相手の 機能モジュールに指示する。データ・アクノレッ ジ信号DTACKは、特に制限されないが、バス サイクルを起動するモジュールにとってデータ転

送の完了を意味する入力信号とされ、バスサイクル起動モジュールがリードサイクル時にそのデータ・アクノレッジ信号 D T A C K のローレベルを検出することによりデータを取り込んでバスサイクルを終了し、また、バスサイクル起動モジュールがライトサイクル時にそのデータ・アクノレッジ信号 D T A C K のローレベルを検出すると当該バスサイクルを終了する。

第2回には同期化制御によりCPUモジュール2がRAMモジュール3をリードアクセスする動作の一例が示される。

CPUモジュール2がRAMモジュール3をリードアクセスする場合、CPUモジュール2はその動作クロック信号す。に同期するステートS。に同期してリード・ライト信号R/Wをハイレベルにし、これに続くステートS」に同期してアドレス信号A。~AnをアドレスバスABUSに出力すると共に、次のステートS」に同期してアドレス・ストローブ信号ASとデータ・ストローブ信号DSをローレベルにアサートする。CPUモジ

ュール 2 は、少なくともステート S₁, S₂においては新たな信号を出力しない。

RAMモジュール3などの機能モジュールは、アドレス・ストローブ信号ASがローレベルにアサートされると、そのときアドレスバスABUR上で確定されているアドレス信号A。~Anを用いて自分が週択されたか否が表判断し、これに合うが現状で数選択で対し、アドレンス信号を見られる。~Anに合まれる所定の複数をアドレシン号を入れるでは、アイレベルのリード・フィーブローをデータの、ハイレベルのデータの、一口はをデータが用して、読み出すべきで、できたにデーターをデータが、プローレベルのでであるにデーターをデータが、プローレベルのでであるにデーターをデーターをできる。

CPUモジュール2のリードサイクルにおける データ・アクノレッジ債号DTACKのサンプリ ングタイミングはステートS.とされ、このタイ ミングでデータ・アクノレッジ信号DTACKを

- 15 -

サンブリングした結果これがローレベルである場合には、CPUモジュール2はステートS。に関切してデータバスDBURL、ステートS、の間にアータバスDBURL、ステートS、の間にアータバると共に、ステートS、の間にアータ・ストローブ信号AS、データ・ストローがあいた。特に関されて、カートではステートを、の終了まで維持ローズを、アドレス・ストローブ信号の終了までが、アドレステートの終了までが、アドレステートである。マトローブ信号DSのの方面を は、アドータ・ファックレッジ信号DTACKのアサート状態を維持する。

RAMモジュール3のアクセス速度が低速であるような場合に、CPUモジュール2のステートS₂の開始時点においてデータ・アクノレッジ信号DTACKが未だハイレベルにネゲートされたままである場合には、CPUモジュール2はデータ・アクノレッジ信号DTACKがローレベルに

- 16 -

アサートされるまでウェイトステートを挿入して 待ち状態を探り、データ・アクノレッジ信号 DT ACKのアサート状態を所定のタイミングで検出 した後に上記のようにしてリードサイクルを終了 する。

第3 図には何期化制御によりCP Uモジュール2 がRAMモジュール3 をライトアクセスする動作の一例が示される。

CPUモジュール2がRAMモジュール3をライトアクセスする場合、動作クロック信号す。に同期するCPUモジュール2のステートS。においてアドレスバスABUSはハイ・インピーダンス状態にされていて、CPUモジュール2は、ステートS」の開始に同期してアドレス信号A。~AnをアドレスバスABUSに出力すると共に、次のステートS。に同期してアドレス・ストローブ信号ASをローレベルにアサートし、且つ、リード・ライト信号R/Wをローレベルにする。

· RAMモジュール3などの機能モジュールは、 アドレス・ストローブ信号ASがローレベルにア サートされると、そのときアドレスパスABUS上で確定されているアドレス信号A。~Anを用いて自分が選択されたか否かを判断し、これにより、第3図に従う説明で被選択モジュールとされるRAMモジュール3は、そのアドレス信号A。 ~Anに含まれる所定の複数ビットにより指定されるメモリセル列をアドレシングする。

でPUモジュール2はステートS,に同期して書き込むべきデータD。~DiをデータバスDBUSに出力すると共に、ステートS,に同期してデータ・ストローン信号DSをローレベルにアサートする。データ・ストローブ信号DSがアサートされると、被選択モジュールとしてのRAMモジュール3は、上記ローレベルのリード・ライブ信号DSを利用してデータバスDBUS上のデータの。~Diを読み込み、読み込んだデータが無事にストアーとなれた後にデータ・アクノレる・ジ信号DTACKをローレベルにアサートする・満、ステートS。の間CPUモジュール2は新た

- 19 -

ままである場合には、CPUモジュール2はデータ・アクノレッジ信号DTACKがローレベルにアサートされるまでウェイトステートを挿入して符ち状態を採り、データ・アクノレッジ信号DTACKのアサート状態を検出した後に上記のようにしてライト・サイクルを終了する。

第2 図及び第3 図に示される C P U モジュール 2 と R A M モジュール 3 との間での非同期バスの 同期化制御の内容は基本的にその他の機能モジュ ール相互間での同期化制御にも適用されるように なっている。

上記同期化制御の脱明では自分自身が被適択モジュールであるか否かの判断をアドレス信号A。
~Anの所定ビットを用いて各機能モジュール内部で行うこととしたが、アクセスに際してCPUモジュール2などのバスマスタモジュールがアクセス対象モジュールを直接指定するためのモジュール遺択信号を出力するようにしてもよい。この場合にモジュール選択信号をアドレス信号A。~Anの出力タイミングと概ね同じタイミングでア

な信号を発生しない。

CPUモジュール2のライトサイクルにおける データ・アクノレッジ信号DTACKのサンプリングタイミングはステートS。とされ、このタイミングでデータ・アクノレッジ信号DTACKを サンプリングした結果これがローレベルである間 トンプリングした結果これがローレベルである間には、CPUモジュール2はステートS、の間トローブによる。・ストローブ信号AS、データ・トしている。特に対する・特に対する・特に対する。へAn及びデータの終了まで維持される。RA B及びデートS、の終了まで維持される。RA Mモジュール3は、アドレスにチローブ信号DSの双方又レッグ信号A。・アクノレッグ信号A。

RAMモジュール3のアクセス速度が低速であるような場合に、CPUモジュール2のステートS。の開始時点においてデータ・アクノレッジ信
FDTACKが未だハイレベルにネゲートされた

- 20

サートすることができる。

第1図に示されるシングルチップマイクロコン ピュータにおいてCPUモジュール2、DMAC モジュール6、及びDMACモジュール7相互間 のパスアービトレーションは、特に制限れないが、 デイジーチェイン方式で行われ、CPU2がパス アービタ13を持つ。 DMACモジュール6から 出力されるパスリクエスト信号BR」と他方のD MACモジュール7から出力されるパスリクエス ト信号BR。はアンドゲート14を介しパスリク エスト信号BRとしてパスアーピタ13に供給さ れる。上記パスリクエスト信号BR1, BR2, B 艮は、特に制限されないが、夫々ローレベルがバ ス権要求レベルとされる。パスアービタ13はD MACモジュール8にパスアクノレッジ信号BA K。を与え、このDMACモジュール6はDMA Cモジュール7にパスアクノレッジ信号BAK: を与える。パスアクノレッジ信号BAK。, BA K、は、特に制限されないが、夫々ローレベルが バス使用承認レベルとされる。バスアービタ13 はCPU2モジュール2がバス権を獲得していないとき上記バスリクエスト信号BRがローレベルにアサートされることに呼応してバスアクノレッジ信号BAK。を受けるDMACモジュール6は自らがバス権の獲得を要求しているときにはバスアクノレッジ信号BAK。をネゲート状態に保ち、また、自らがバス権の獲得を要求していないときにはバスアクノレッジ信号BAK。をネゲート状態に保ち、また、はらがバス権の獲得を要求していないときにはバスアクノレッジ信号BAK。をローレベルにアサートする。DMACモジュール6、7は、ローレベルによりバス使用中であることを意味するバスビジー信号BBSYをバスアービタ13に与え、これによりバスアービタ13に与え、これによりバスアービタ13に与え、これによりバスアービタ13に与え、これによりバスアービタ13に対象を知る。

第4回にはシリコン・バック・プレーン・バス 8が占有使用されていない状態においてDMAC モジュール6とDMACモジュール7がバス権を 要求した場合のバスアービトレーション動作の一 例が示される。

時刻も。にバスリクエスト信号BR、がローレベ

ルにアサートされ、これに呼応してバスリクエス ト信号BRがローレベルにされると(時刻t1)、 バスアービタ13はバスの使用要求を認識する。 このときCPUモジュール2がパス権を要求して いない場合、パスアーピタ13はパスアクノレッ ジ盾号BAK。を所定のタイミングでローレベル ドアサートする (時刻 t.) 。これを受けるDM A C モジュール 6 は自分の要求が受け付けられた ことを認識してパスアクノレッジ信号BAK」を ネゲート状態のままにする。これによりバス使用 権を獲得したDMACモジュール6はパスピジー 信号BBSYをローレベルにアサートしてパスの 使用中であることを宣言し(時刻 t。)、データ 転送サイクルに入る。尚、パスアービタ13は、 そのパスピジー信号BBSYがローレベルに変化 されたことを検出すると、パスアクノレッジ信号 BAK。をハイレベルにネゲートする(時刻t゚)。

DMACモジュール6は自分のデータ転送サイクルを終了すると、バスビジー信号BBSYをハイレベルにネゲートしてバス権を放棄する(時刻

- 23 -

t's)。このとき他方のDMACモジュールでは 時刻じょから未だパスリクエスト信号BR。をアサ ートしてバス権を要求しているため、バスアービ タ13は時刻tvに再びパスアクノレッジ信号B A Kaをローレベルにアサートする。このときロ MACモジュール6はパス権を要求していないだ め、当該DMACモジュール6はローレベルのバ スアクノレッジ信号BAK。をそのままパスアク ノレッジ信号BAK」としてDMACモジュール 7に与える (時刻 t。)。これにより DMACモ ジュール7がパス権を獲得する。DMACモジュ ールフは、パスビジー信号BBSYをローレベル にアサートしてバスの使用中であることを宣言し (時刻 t。)、データ転送サイクルに入る。パス・ アービタ13は、そのバスピジー信号BBSYが ローレベルに変化されたことを検出すると、パス・・ アクノレッジ信号BAK。をハイレベルにネゲー・ トレ(時刻 tīo)、これに進動してパスアクノレ ッジ信号BAK、もハイレベルにネゲートされる (時刻txi)。 DMACモジュール7は自分のデ

- 24 -

ータ転送サイクルを終了すると、パスピジー信号 BBSYをハイレベルにネゲートしてパス検を放 乗する(時刻 t₁1)。

バスアービトレーションはデイジーチェイン方 式に限定されず、パスタービタを独立した機能を ジュールとして備える場合には各バスアービタ コーがパスリクエスト信号をそのパスアービタタ まるパスマスタモジュールがパスアービタカ の場所的にパスアクノレッジ信号を で集中制御的なアービトレーション方式なりはかった。 な集中制御的なアービトレーションが外部でおいた。 カンプマイクロコンピューが外部でおいた。 ブルチップマイクロンステムパスにおける外部パス マスタモジュールとの間でのパスアービトレーションを も行うようにすることができる。

第5回には本発明の他の実施例であるシングルチップマイクロコンピュータが示される。 间図に示されるシングルチップマイクロコンピュータ 21も第1回に示されるシングルチップマイクロコンピュータ1と同様にスタンダードセル方式によ

17. 3

り構成されたASIC形式の半導体築積回路とされ、公知の半導体集積回路製造技術により1個の半導体集積回路製造技術により1個の半導体基板に形成されているが、非同期バスの一例とされるシリコン・バック・プレーン・パス28を介するデータ転送のための同期化制御は、ウェイト要求のサンプリング結果に基づいてバスアクセスサイクルを引き延ばし可能とする制御動作を基本とする点において上記実施例と相違する。

第5図に示されるシングルチップマイクロコンピュータ 2 1 は、特に制限されないが、全体的な制御を可る C P U モジュール 2 2、この C P U モジュール 2 2の作業領域などに利用される R A M モジュール 2 3、及びパラレル入出力回路モジュールを内蔵する。これらの機能モジュールは、非同期バスとしてのシリコン・バック・プレーン・バス 2 8 を標成するアドレスバス A B U S、データバス D B U S、及びコントロールバス C B U S に結合されている。

尚、図示はしないが、本実施例のシングルチップマイクロコンピュータ21は、アドレスバスA

本実施例において上記 C P U モジュール 2 2、R A M モジュール 2 3、及びパラレル入出力回路 モジュール 2 5 は夫々クロック 信号に同期動作する 国路構成を有し、それらが正常動作し得る最大動作周波数は夫々相違されているものとする。 C P U モジュール 2 2、R A M モジュール 2 3、パラレル入出力回路モジュール 2 5 には夫々の最大

- 27 -

本実施例において、非同期パスとしてのシリコン・パック・プレーン・パス28を介するデータ転送のための同期化制御は、被アクセスモジュールがパスアクセスモジュールに対してウェイト要求を出力することにより行われる。例えば、本実施例のシングルチップマイクロコンピュータ21に含まれるパスマスタモジュールの一例とされる

- 28 -

CPUモジュール22は、バスサイクル制御信号 として、ローレベルによりリード・サイクルを指 示するリード信号RD、ローレベルによりライト・ サイクルを指示するライト信号WR、ローレベル によりメモリのリード/ライト動作であることを 意味するメモリ・イネーブル信号ME、ローレベ ルにより入出力回路のリード/ライト動作である ことを意味するI/Oイネーブル信号IOEをコ ントロールパスCBUSに出力する。そして、C PUモジュール22は、パスサイクルに対してウ ェイトステート挿入の可否を決定するためのウェ イト信号WAITを外部から受け取る。このウェ イト信号WAITは、特に制限されないが、RA Mモジュール28から出力されるウェイト信号♥ A I Tiやパラレル入出力回路モジュール25か ら出力されるウェイト信号WAIT。などの論理 稜を採るアンドゲート26から供給される。

ここで、CPUモジュール22のアクセスサイクルは第6図に示されるようにステートT₁, T₂, T₃を基本とし、被アクセスモジュールの必要に

応じてウェイトステートTwが挿入される。CP Uモジュール22は、ステートT*及びウェイト ステートTwにおける動作クロック信号 ø.。の立 ち下がりに同期してウェイト信号WAITをサン プリングし、その結果ウェイト信号WAITがロ ーレベルである場合にはステートT*とステート T*の間にウェイトステートTwを挿入してアク セスサイクルを引き延ばす。

1.50

本実施例において、RAMモジュール23やパラレル入出力回路モジュール25のリード/ライトサイクル時間は、特に制限されないが、CPUモジュール22のリード/ライトサイクル時間よりも長いものとされる。RAMモジュール23がCPUモジュール22による被アクセスモジュールとされるとき、このRAMモジュール23は自分のリード/ライト動作に必要な期間CPUモジュール22のリード/ライトサイクルを引き延ばし得る数のウェイトステートTWを挿入可能とするためにウェイト情号WAITを所定期間ロールベルにアサートする。同様に、パラレル入出力

回路モジュール25がCPUモジェール22によ る被アクセスモジュールとされるときも、このモ ジュール 25 は自分のリード/ライト動作に必要 な期間CPUモジュール22のリードノライトサ イクルを引き延ばし得る数のウェイトステートT wを挿入可能とするためにウェイト信号WAIT *を所定期間ローレベルにアサートする。RAM モジュール23やパラレル入出力回路モジュール 25は、特に制限されないが、CPUモジュール 22によるウェイト信号WAITのサンプリング タイミングに対するウェイト信号WAIT,、W AIT。のアサートタイミングとして、上記メモ リ・イネーブル信号MEやI/Oイネーブル信号 IOEのアサートタイミングを基準として用いる ことができる。ウェイト信号WAIT,のアサー・ ト期間は、特に制限されないが、CPUモジュー ル22の動作クロック信号するとRAMモジュー ル23の動作クロック信号はことの分周比をも考 慮して決定され、阿様にウェイト信号WAIT。 のアサート期間は動作クロック信号 olaとパラレ

- 31 - '

第6図には問期化制御によるCPUモジュール 22のRAMモジュール23に対するリード/ラ イトアクセス動作の一例が示される。

CP U モジュール 2 2 が R A M モジュール 2 3 を リードアク セスする場合、 C P U モジュール 2 2 はステート T 1 における動作クロック 信号 e 1 。 の立ち上がり変化に 同期して アドレス 信号 A 。 ~ A n を アドレスパス A B U S に出力すると共に、 当該ステート T 1 における動作クロック 信号 e 1 。 の立ち下がり変化に 同期してメモリ・イネーブル 信号 M E 及びリード 信号 R D を ローレベルに アサートする。

RAMモジュール 2 3 などのメモリモジュールは、メモリ・イネーブル信号ME がローレベルにアサートされると、そのときアドレスパスABU

- 32 -

S上で確定されているアドレス信号A。~Anを 用いて自分が選択されたか否かを判断し、これに より、第6回に従う説明で被選択モジュールとさ れるRAMモジュール23は、そのアドレス信号 A。~Anに含まれる所定の複数ビットにより指 定されるワード即ちメモリセル列をアドレシング すると共に、ローレベルにアサートされたリード 信号RDを利用して、読み出すべきデータD。~. DiをデータパスDBUSに出力する。このデー タD。~Diの出力タイミングはRAMモジュー ル23の動作によって決定され、本実施例では、 RAMモジュール23はメモリ・イネーブル信号 MEのローレベルへの変化に同期した所定のタイ ミングでウェイト債券WAIT、をアサートし、 ステートT*における動作クロック信号 ***の立 ち下がりタイミングに同期してCPUモジュール 22がローレベルのウェイト信号WAITをサン プリング可能とする。これにより、.CPロモジュ ール22はステートT.の後にウェイトステート Twを挿入して動作クロック信号φiaの1サイク

ル分リード・サイクルを引き延ばす。本実施例に 従えば、次のウェイト盾号WAITのサンプリグ タイミング即ちウェイトステートTwにおける動 作クロック信号φsoの立ち下がりタイミングでは ウェイト信号WAITは既にハイレベルにネゲー トされているため、当該1つのウェイトステート Twの後はステートT』とされ、CPUモジュー ル22は、当該ステートT。における動作クロッ ク信号φι。の立ち下がりタイミングに同期して、 データバスDBUS上で確定されている読み出し データDo~Diを取り込むと共に、メモリ・イ ネーブル信号ME及びリード信号RDをネゲート して当該リード・サイクルを終了する。これによ り、RAMモジュール23とは動作クロック周波 数の異なるCPUモジュール22はRAMモジュ ール23が出力する読み出しデータD。~Diを 確実に読み込むことができる.

上記CPUモジュール22がRAMモジュール 23をライトアクセスする場合、CPUモジュー ル22はステートT₁における動作クロック信号

- 35 -

込む。RAMモジュール23によるその書き込み データ D。~ D i の取り込みタイミングは R A M モジュール23の動作によって決定され、本実施 例では、RAMモジュール23はメモリ・イネー ブル信号MEのローレベルへの変化に同期した所 定のタイミングでウェイト信号WAIT1をアサ ートし、ステートTaにおける動作クロック信号 φュαの立ち下がりタイミングに同期してCPUモ ジュール22がローレベルのウェイト信号WAI Tをサンプリング可能とする。これにより、CP Uモジュール22はステートTaの後にウェイト ステートTwを挿入して動作クロック信号 4 10の 1サイクル分ライト・サイクルを引き延ばす。本 実施例に従えば、次のウェイト信号WAITのサ ンプリグタイミング即ちウェイトステートTwに おける動作クロック僧号申10の立ち下がりタイミ ングではウェイト信号WAITは既にハイレベル にネゲートされているため、当該1つのウェイト ステートTwの後はステートT,とされ、CPU モジュール22は、当該ステートT,の最後まで

\$\phi_10\$ の立ち上がり変化に同期してアドレス信号A\$\phi_A n & \text{ を T ドレスバス A B U S に出力する。そ\$\phi_A n & \text{ T ドレスバス A B U S に出力する。そ\$\phi_10\$ の立ち下がり変化に同期して書き込みデータ\$\phi_0 n & \text{ D B U S に出力すると共\$\phi_10 n & \text{ U S に出力すると共\$\phi_10 n & \text{ U S に出力すると共\$\phi_10 n & \text{ U S における動作クロック信号 \$\phi_10 n & \text{ D S に S ける動作クロック信号 \$\phi_10 n & \text{ D S に C D S に C D S に C D S に C D S に C D S に

RAMモジュール23などのメモリーンベルには、メモリ・イネーブル信号MEがローレベルにアサートされると、そのときアドレスバスABUS上で確定されているアドレス信号A。~Anを用いて自分が選択されたか否かを判断し、これにより、第6回に従う説明で被選択モジュールとされるRAMモジュール23は、そのアドレス信号A。~Anに含まれる所定の複数ビットにより指定されるメモリセル列をアドレシングすると共に、ローレベルにアサートされたライト信号WRを利用して、書き込みデータD。~Diを内部に取り

- 36 -

書き込みデータ D。 ~ Diの出力を維持しながら、そのステート T。における動作クロック信号 fis の立ち下が Jタイミングに 同期 U T メモリ・イネーブル信号 M E 及びライト 信号 W R をネゲートし、当該ライト・サイクルを終了する。 このように C P U モジュール 2 2 のライト・サイクルが動作クロック信号 fis の 1 サイクル分引き延ばしされるこれにより、 C P U モジュール 2 2 とは動作クロック 開波数の 異なる R A M モジュール 2 3 は C P U モジュール 2 2 の出力 データ D。 ~ Diに対する書き込み動作を確実に行うことができる。

第6図に示されるCPUモジュール22とRA Mモジュール23との間での非同期バスに対する 同期化制御の内容は基本的にその他の機能モジュ ール相互間での同期化制御にも適用される。

上記 同期 化 制御 の 説明 では 自分 自身 が 被 選択 モジュール である か 否 か の 判断 を ア ド レ ス 信 号 A。 ~ A n の 所 定 ビット を 用 い て 各 機 能 モジュール 内 部 で 行う ことと した が、 アク セ ス に 際 し て C P U モジュール 2 2 な ど の バ ス マ ス タ モ ジュール が ア

クセス対象モジュールを直接指定するためのモジュール選択信号を出力するようにしてもよい。この場合にモジュール選択信号をアドレス信号 A。 ~ Anの出力タイミングと概ね同じタイミングでアサートすることができる。

また、ウェイトステートTwの挿入数は動作クロック信号の1サイクルに限定されず、データ転送を行う機能モジュール相互間の動作速度もしくは動作能力の差に応じて適宜増減することができることは言うまでもない。

第7図には本発明のその他の実施例であるシングルチャプマイクロコンピュータが示される。同図に示されるシングルチャプマイクロコンピルチップマイクロコンピニータは第1図及び第5図に示されるシングルチップマイクロコンピュータに対し各機能モジュールへ動作クロック信号を供給するは、でいる機能モジュール41~43にはシステムクロック信号のような外部クロック信号CLK4を受けるクロック信号によるの出力クロック信号の

が共通に与えられ、個々に与えられたクロック信号をは各機能モジュール41~43 Kに内成の分周比略である分周 医路 41 A~43 Aにて所定の分別にでの分別になるのが作り、10 のクロック信号とされるののでは、20 のののでは、20 ののでは、20 ののでは、20 のののでは、20 ののでは、20 ののでは

尚、各機能モジュール41~43が結合される 非同期パス45を介するデータ転送のための同期 化制御には上記夫々の実施例で説明したハンドシェーク債号やウェイト債号などを利用することが できる。

第8図には本発明のさらに別の実施例であるシングルチップマイクロコンピュータが示される。 同図に示されるシングルチップマイクロコンピュ

- 39 -

- 40 -

ータ50は例えば動作クロック周波数を同一とする3個の機能モジュール51,52,53と、モルらとは動作クロックで信号の異なる機能モジュール51~53には夫々の最大動作周波数取下の範囲で供給される。 には夫々の最大動作周波数取下の範囲で供給される。 には夫々の最大動作周波数取下の範囲で供給される。 機能モジュール54にはそれとは周波数の異なれ、 機能モジュール54にはそれとは周波数のよないの の動作クロック信号 e *** は、特に制限されないが、 クロック信号 e *** は、特に制限されないが、 システムクロック信号のクパルスジェネシータ5 アの出力を所定の分周比に従って順次分周する分 周回路58から出力される。

相互に同期動作可能な機能モジュール51,52,53は、その他の非同期動作される機能モジュール54と共に非同期パス55に結合されると共に、同期パス56によっても個別的に結合される。例えば機能モジュール51がDMACモジュールとされ、機能モジュール52がRAMモジュール、そして機能モジュール53がパラレル入出

カ国路モジュールとされるとき、DMACモジュールが出力するモジュール選択信号などによってRAMモジュールやパラレル入出力回路モジュールが被アクセスモジュールとして選択される場合、機能モジュール51,52,53相互間でのデータ転送は同期バス56を介して行われるようになっている。同期バス56によるデータ転送は動作クロック信号するの複数サイクルにより定められた共通の固定期間を単位にして行われる。

非同期バス55を介するデータ転送のための周期化制御には上記各実施例で説明したハンドシェーク信号もしくはウェイト信号などを利用することができる。

このように同期動作可能な機能モジュール51~53を同期バス56によっても結合しておくことにより、非同期バス55を介するデータ転送に際して必要とされる同期化制御のための信号のやりとりが不要となり、これにより機能モジュール51,52,53相互間でのデータ転送効率を向上させることができる。

1000

尚、第8図に示されるシングルチップマイクロコンピュータ50においても第7図と同様の構成を適用して各機能モジュールの動作クロック信号を形成することができる。

、以上本発明者によってなされた発明を実施例に 基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範 無において種々変更することができる。

例えば上記実施例のシングルチップマイクロコンピュータはスタンダードセル方式によるASIC形式で構成されるものとしたが、ゲートアレー方式などによるASICとすることもできる。

また、シングルチップマイクロコンピュータに 含まれる機能モジュールの種類や数は上記実施例 に限定されず適宜変更することができる。

また、クロック源は外部クロックに限定されず クロックパルスジェネレータに接続した振動子と することもきる。このように半導体集積回路がク ロック源を内蔵する場合にはこれに基づいで得ら れるクロック信号を外部に与えるようにしておく

- 43 -

相互間では非同期式の内部パスを介するデーダ転送のための同期化制御を行うようにしたから、複数個の機能モジュールを含んで1チップ化される機能モジュールのうち最大動作周波数が最も低い機能モジュールによって制限されず、斯る 半導体集積回路における全体的な動作効率を向上させることができるという効果がある。

特に設計資産を再利用して特定用途向け半導体集積回路を構成するというASICにおいては、 上記効果より、その要求仕様に応じて採択まちでは、 機能モジュールの最大動作周波数がまちもしては、 ってもこれによって構成される特定用途の がないため、特定の機能モジュールを新たに引き がないため、特定の機能モジュールを新たに引き したり設計変更したりする必要がくない。 したり設計で更したりである。 と無駄なくもしくは効率的に再利用することができるという効果がある。

また、動作クロック周波数を同一とする複数個

こともできる。

以上の説明では、 ないが、

[発明の効果]

本願において開示される発明のうち代表的なも のによって待られる効果を簡単に説明すれば下記 の通りである。

すなわち、1つの半導体基板に含まれる最大動作開波数の異なる複数個の機能モジュールを周波数の異なる動作クロック信号に基づき非問期動作させると共に、非同期動作される機能モジュール

- 44 -

の機能モジュールが含まれる場合にはそれら機能 モジュールを同期バスによっても結合しておくこ とにより、それら機能モジュール相互間でのデー タ転送効率を向上させることができ、全ての機能 モジュールを非同期バスだけで結合する場合に比 ベて半導体集積回路全体のスループット向上を図 ることができる。

また、異なる動作クロック周波数で動作される 機能モジュールのための動作クロック信号を、クロック源を同一とするクロックパルスジェネレータの出力を タ及びこのクロックパルスジェネレータの出力を 所要の分周比で分属する分周回路により形成する ことができるが、このとき分所回路を個々の機能 モジュールに含めておくと、各機能モジュールへ のクロック信号線の本数を少なくすることができる。

そして、異なる動作クロック周波数で動作される機能モジュールの内の特定の機能モジュール、 例えばデータ転送レートが動作クロック周波数と は独立の転送クロック周波数にて規定されるよう な入出力回路に、上記クロックパルスジェネレータのクロック源とは別のクロック源を介して動作クロック源を与えるようにすることにより、転送レートとの関係で入出力回路の動作クロック周波数だけを独立させて任意に決定可能とすることができ、シングルチップマイクロコンピュータのような半導体集積回路を柔軟に対応させることが可能になる。

4. 図面の簡単な説明

第1回は本発明の一実施例であるシングルチップマイクロコンピュータのブロック図、

第2 図は第1 図のシングルチップマイクロコン ピュータにおける非同期バスを介するリード・ア クセスのための同期化制御の一例を示すタイミン グチャート

第3図は第1図のシングルチップマイクロコン ピュータにおける非同期バスを介するライト・ア クセスのための同期化制御の一例を示すタイミン グチャート、

- 47 -

0 … クロックパルスジェネレータ、11 … 分周回 路、13…パスアービタ、CLK1, CLK2… 外部クロック信号、AS…アドレス・ストローブ 信号、DS…データ・ストローブ信号、DTAC K…データ・アクノレッジ信号、R/W…リード・ ライト個号、φα, φ1, φ2, φ3, φi…動作ク ロック借号、 2 1 … シングルチップマイクロコン ピュータ、22…CPUモジュール、23…RA M モジュール、 2 5 … パラレル入出力回路モジュ ・ ール、28…シリコン・バック・プレーン・バス 30…クロックパルスジェネシータ、31…分周 回路、CLK3…外部クロック信号、RD…リー ド僧号、WR…ライト信号、ME…メモリ・イネ ーブル信号、IOE…I/Oイネーブル信号、W AIT, WAIT, WAIT, ... ウェイト信号、 φ10, φ11, φ12…動作クロック佰号、41, 4 2,43…機能モジュール、41A,42A,4 3 A … 分周回路、 4 4 … クロックパルスジェネレ ータ、45…非周期バス、CLK4…外部クロッ ク倩号、 4 … クロック信号、 51, 52, 53.

第4図は第1図のシングルチップマイクロコン ピュータにおける非同期パスのためのパスアービ トレーション動作の一例を示すタイミングチャー

第5回は本発明の他の実施例であるシングルチップマイクロコンピュータのブロック図、

第6図は第5図のシングルチップマイクロコン ピュータにおける非削期パスを介するリード/ラ イト・アクセスのための同期化制御の一例を示す タイミングチャート、

第7回は本発明のその他の実施例であるシング ルチップマイクロコンピュータのブロック図、


第8図は本発明のさらに別の実施例であるシングルチップマイクロコンピュータのブロック図で

1 … シングルチップマイクロコンピュータ、 2 … C P U モジュール、 3 … R A M モジュール、 4 … タイマ・カウンタモジュール、 5 … シリアル入出力回路モジュール、 6 , 7 … D M A C モジュール、 8 … シリコン・バック・プレーン・バス、 1

- 48 -


代理人 弁理士 玉村 静







第 2 図


第 3 図





第 4 図





1.4

.

